HDLC通信卡如何满足高速数据传输的需要?-HDLC-技术文章

  • 关键词:
    HDLC一致卡PCI干线
  • 摘要:本文设计并造成了一种PCI干线。、适合HDLC拟定草案的一致卡,使满足迅速传达改变的必要。一致卡采取PCI干线调节基因造成PCI干线交流设计,采取FPGA造成HDLC一致拟定草案及交流逻辑设计,RS 422基准表面情况一致,与表面零碎互贯络的造成。

    PCI干线和在此基础上研制的CPCI干线,在产业把持中、创纪录的收集、传达一致、宇宙无用的东西的得到了异国的运用权。。较高的创纪录的链路把持(HDLC)是单独在同步的网上改变创纪录的并面容位的创纪录的链路层拟定草案,具有通明改变、高可信赖、传动实力高、柔度高处指向,可以造成点到点或许点到多点的的传达改变,在路由器、网关的异国运用权,譬如一致或网路使牢固。为了使满足现实任务的必要,并为后续零碎升级弥补拓展无用的东西.

1 HDLC一致卡基本方案

    一致卡次要采取PCI9054和FPGA包含武器装备零碎,其武器装备作文如图1所示。。传达改变奔流是:收执创纪录的时,经过RS 422交流硬模收执创纪录的,创纪录的格式使满足观念化的HDLC拟定草案;创纪录的收执和经过HDI.C模块的串行到摞合替换;当时的,在本地新闻把持逻辑的把持下,将其发送到HOS。,创纪录的收执与解说的造成;发送创纪录的时,首席机软件采取DMA传达改变到PCI9054后进入FPGA。,在其家庭般的温暖HDLC模块的功用下,举行创纪录的并串替换和HDLC拟定草案替换,最末经过RS一422发送器举行电平替换和创纪录的发送。预留SDRAM以使满足大才能创纪录的一致必要。

2 HDLC一致卡布线设计

    干线交流设计

    PCI干线具有高功用、本钱低、好的吐艳、适合好等优点,不在乎PCI干线具有僵硬的的时序相干和惊人的合格的。,它使研制任务和异议相称更硬的。。PCI干线普通都采取各IC自养有机体设计的PCI特殊服用交流硬模举行PCI干线设的研制,增加开展硬的、增加任务量。因为这般的思索,在本设计中,采取PLX公司的PCI9054硬模干线的开展。

    PCI9054硬模使满足PCI V2.2拟定草案,它可以作为桥接硬模的PCI干线和本地的干线(10cal) 干线间的传达改变,它可作为两干线的主控婚配来把持BU。,它也可以作为两个干线的意思使牢固来对称干线。。它的本地新闻干线可以在M中任务。、C、三以前的[J].,与各式各样的微处置器衔接手巧的。。在C打字下,从本地新闻干线的地址线和创纪录的线隔开,时期序列和把持逻辑复杂,它已被异国运用。。因而在这事符合卡上,PCI9054的任务在C打字从使牢固打字,本地新闻干线打卡为40。 MHz常温组成晶体振荡器。PCt9054的PCI干线端引脚禀承对应相干与PCI干线金手指衔接器贯,本地新闻端地址干线为15。 bit,创纪录的干线为32 bit,把持干线包含ADS、BLAST、LHOLD、LHOLDA、LW/R#、READY、EOT #销,将它们区别衔接到FPGA的10个接口。

    2.2 FPGA硬模的选择与设计

    HDLC拟定草案是面容一点的较高的创纪录的链路把持准则,具有令人敬畏的的不舒服检测功用、高效同步的改变特点,运用它确保创纪录的传达的可信性互用手操作。集市上有许多的运用复杂的特殊服用HDLC硬模,但鉴于HDLC基准的原文较多,这些硬模向详述服用的意见分歧服用是很难运用的。,运用权缺少柔度,硬模内存才能对公众不完全开放的。备选的办法是经过软件对MCU课程造成HDLC拟定草案,不在乎功用是灵活的的、柔度强,不在乎处置兴隆很慢、应用更多的处置器资源,难以迅速造成对HDLC创纪录的的插“0”和去“0”用手操作,普通只依从的低速141以下的总量。。

    为了造成与今天零碎HDLC拟定草案的可以并存的,本一致卡采取FPGA造成HDLC接纳功用模块,尽量好好去做FPGA武器装备的可课程特点,使充分活动其功用、柔度高、摞合枪处置、实时预测资格的优势。同时,思索到一致卡发送的创纪录的的音长 KB~1 KB,与PCI9054的DMA FIFO单独的32长的话,且PCI读写兴隆与HDLC接纳兴隆不典型性,您必要运用FIFO举行创纪录的缓存。,成功拨准的快慢婚配的意思。为了提升零碎集成度及其可信赖,运用FPGA家庭般的温暖储藏处单元造成FIFO功用。到这程度,多重的思索FPGA家庭般的温暖储藏处单元总量、10针总量等。,选择功用模块研制Altera公司的EP2C20 F240。ep2c20f240封装QFP,142个IO接口引起,内乐 18 752个,家庭般的温暖RAM为239 616 bit,能使满足零碎研制的必要。

    差分交流设计

    一致卡表面情况一致采取RS一422方法改变创纪录的,难以置信的改变频率为768 kHz。到这程度,选用MAXIM公司的RS一422发送器MAX3032E和收执器MAx3094E,传达改变速率难以置信的可达20。 Mb/s和10 Mb/s,使满足迅速传达改变的必要。

3 HDLC一致卡逻辑设计

    在一致卡的FPGA取得PCI9054本地新闻替换,造成HDLC接纳模块和FIFO创纪录的缓存功用。在设计中,运用VHDL武器装备象征口令来造成各功用。,应用Altera公司的QuartusⅡ集成研制细节 II(11)取得相关性汇编、调试、下载和等等研制任务。

    本地新闻干线创纪录的读写模块

    PCI9054的任务在C打字从使牢固打字,采取疏散/凑合(Scatter—Gather)DMA方法举行创纪录的走得快改变,以使充分活动其功用的优势。战场时期PCI9054读写时序图,在C打字下从使牢固打字,FPGA读PCI9054本地新闻明暗界限ads_n和hlast_n引脚声明。,断定是单骑自行车读写声明不断地猝发读写声明,地址获取与创纪录的读写的造成,其声明机如图2所示。。同时,在首席机读取创纪录的后,结果读FI.FO为空则将EOT #销拉低,向上负载传达改变的末了,武力终止主发动机创纪录的读取用手操作。这必要在DMA设定初值奔流中举行。,设置DMAMODE注册的第14位为EOT#无效打字。  

   

发表评论

电子邮件地址不会被公开。 必填项已用*标注

`